This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



PATENT ABSTRACTS OF JAPAN

(11) Publication number: 10135323 A

(43) Date of publication of application: 22.05.98

(51) Int. CI

H01L 21/762 H01L 21/265 H01L 21/316 H01L 27/12

(21) Application number: 08289691

(22) Date of filing: 31.10.96

(71) Applicant

MATSUSHITA ELECTRIC WORKS

LTD

(72) Inventor:

YOSHIDA TAKESHI **8UZUMURA MASAHIKO SUZUKI YUJI** HAYAZAKI YOSHIKI

8HIRAI YOSHIFUMI KISHIDA TAKASHI TAKANO MASAMICHI


(54) SEMICONDUCTOR DEVICE AND **MANUFACTURING METHOD THEREOF**

(57) Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device and manufacturing thereof, allowing the time required for forming element-isolating regions to be reduced.

SOLUTION: On a semiconductor layer 3 of a Si on Insulation(SOI) substrate a silicon oxide film 4 is formed, and a silicon nitride film 5 is formed on this film 4 and etched with a photo resist 6 patterned in specified shape used as a mask to form openings 5a through this film 5. Ion implantation is applied to introduce O ions through the openings 5a to form an O ion-doped region 7 at the interface between the ellicon oxide film 2 and the semiconductor layer 3, and the resist 6 is removed. Using the silicon nitride film 5 having the openings 5a as a mask, the local oxidation of Si(LOCOS) is made to form an LOCOS coide film 8 and a silicon odde film 9 changed from the doped region 7. The LOCOS oxide film 8 and the Si oxide film 9 form element-isolating regions.

COPYRIGHT: (C)1998,JPO



Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] The SOI substrate which consists of the semi-conductor layer formed through the insulating layer on the base material silicon substrate and this base material silicon substrate, That it seems that the lower part of the LOCOS oxide film formed by performing LOCOS oxidation and said LOCOS oxide film is touched, and said insulating layer is reached like The semiconductor device characterized by having the oxide film with which the oxygen ion dope field formed by carrying out the ion implantation of the oxygen ion into said semiconductor layer was formed by changing with LOCOS oxidation, and forming a component isolation region with said LOCOS oxide film and said oxide film.

[Claim 2] The manufacture approach of the semiconductor device characterized by to form an oxygen ion dope field into said semi-conductor layer by forming silicon oxide on the SOI substrate which consists of the semi-conductor layer formed through the insulating layer on the base material silicon substrate and this base material silicon substrate, forming the oxidation-resistant coat by which patterning was carried out to the predetermined configuration on this silicon oxide, and carrying out the ion implantation of the oxygen ion by using this oxidation-resistant coat as a mask.

[Claim 3] The manufacture approach of the semiconductor device according to claim 2 characterized by forming in said semi-conductor layer the slot which arrives at said oxygen ion dope field by performing etching of said silicon oxide and said semi-conductor layer by using as a mask the photoresist by which patterning was carried out to the predetermined configuration.

[Claim 4] The manufacture approach of the semiconductor device according to claim 2 or 3 characterized by forming two or more oxygen ion dope fields into said semi-conductor layer by changing the impregnation energy of said ion implantation.

[Claim 5] Silicon oxide is formed on the SOI substrate which consists of the semi-conductor layer formed through the insulating layer on the base material silicon substrate and this base material silicon substrate. By etching said silicon oxide and said semi-conductor layer by using as a mask the photoresist by which patterning was carried out to the predetermined configuration The manufacture approach of the semiconductor device characterized by forming an oxygen ion dope field into said semi-conductor layer by forming the slot which does not reach said insulating layer and carrying out the ion implantation of the oxygen ion by using said photoresist as a mask.

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to a semiconductor device and its manufacture approach. [0002]

[Description of the Prior Art] <u>Drawing 7</u> is the abbreviation sectional view showing the formation process of the isolation region between components of the SOI substrate concerning the conventional example. First, silicon oxide 4 is formed by performing pie ROJIE nick (Pyrogenic) oxidation on the semi-conductor layer 3 in the SOI (Silicon onInsulator) substrate which the semi-conductor layer 3 which consists of single crystal silicon through the silicon oxide 2 as an insulating layer on the base material silicon substrate 1 is formed, and changes (drawing 7 (a)).

[0003] Next, opening 5a is formed by forming the silicon nitride film 5 as an oxidation-resistant coat with a reduced pressure CVD method etc. on silicon oxide 4, applying a photoresist 6 on a silicon nitride film 5, and etching a silicon nitride film 5 by RIE (Reactive Ion Etching) by performing exposure and development by using as a mask the photoresist 6 by which patterning was carried out by carrying out patterning of the photoresist 6 to a predetermined configuration (<u>drawing 7</u> (b)).

[0004] Then, the LOCOS oxide film 8 which reaches silicon oxide 2 is formed by plasma ashing's etc. removing a photoresist 6 (drawing 7 (c)), and performing LOCOS (Local Oxidation of Silicon) oxidation by using as a mask the silicon nitride film 5 with which opening 5a was formed (drawing 7 (d)).

[0005] The component isolation region which finally consists of the LOCOS oxide film 8 by removing a silicon nitride film 5 by etching is formed, and a semiconductor device is manufactured.
[0006]

[Problem(s) to be Solved by the Invention] However, in an above-mentioned case, LOCOS oxidation had to be performed until it reached silicon oxide 2 from the front face of the semi-conductor layer 3, and there was a problem that formation of a component isolation region took time amount very much.

[0007] Accomplishing this invention in view of the above-mentioned point, the place made into the purpose is to offer the semiconductor device which can shorten the formation time amount of a component isolation region, and its manufacture approach.

[8000]

[Means for Solving the Problem] The SOI substrate which consists of the semi-conductor layer by which invention according to claim 1 was formed through the insulating layer on the base material silicon substrate and this base material silicon substrate, That it seems that the lower part of the LOCOS oxide film formed by performing LOCOS oxidation and said LOCOS oxide film is touched, and said insulating layer is reached like It has the oxide film with which the oxygen ion dope field formed by carrying out the ion implantation of the oxygen ion into said semi-conductor layer was formed by changing with LOCOS oxidation, and is characterized by forming a component isolation region with said LOCOS oxide film and said oxide film.
[0009] Invention according to claim 2 forms an oxygen ion dope field into said semi-conductor layer by forming silicon oxide on the SOI substrate which consists of the semi-conductor layer formed through the insulating layer on the base material silicon substrate and this base material silicon substrate, forming the oxidation-resistant coat by which patterning was carried out to the predetermined configuration on this silicon oxide, and carrying out the ion implantation of the oxygen ion by using this oxidation-resistant coat as a mask.

[0010] Invention according to claim 3 is characterized by forming in said semi-conductor layer the slot which

arrives at said oxygen ion dope field in the manufacture approach of a semiconductor device according to claim 2 by performing etching of said silicon oxide and said semi-conductor layer by using as a mask the photoresist by which patterning was carried out to the predetermined configuration.

[0011] Invention according to claim 4 is characterized by forming two or more oxygen ion dope fields into said semi-conductor layer by changing the impregnation energy of said ion implantation in the manufacture approach of a semiconductor device according to claim 2 or 3.

[0012] Invention according to claim 5 forms silicon oxide on the SOI substrate which consists of the semi-conductor layer formed through the insulating layer on the base material silicon substrate and this base material silicon substrate. By etching said silicon oxide and said semi-conductor layer by using as a mask the photoresist by which patterning was carried out to the predetermined configuration It is characterized by forming an oxygen ion dope field into said semi-conductor layer by forming the slot which does not reach said insulating layer and carrying out the ion implantation of the oxygen ion by using said photoresist as a mask.

[0013]

[Embodiment of the Invention] Hereafter, the operation gestalt of this invention is explained based on a drawing.

[0014] = Operation gestalt 1= <u>drawing 1</u> is the abbreviation sectional view showing the formation process of the isolation region between components of the SOI substrate concerning 1 operation gestalt of this invention. First, silicon oxide 4 is formed by performing pie ROJIE nick (Pyrogenic) oxidation on the semiconductor layer 3 in the SOI (Silicon on Insulator) substrate which the semiconductor layer 3 which consists of single crystal silicon through the silicon oxide 2 as an insulating layer on the base material silicon substrate 1 is formed, and changes (<u>drawing 1</u> (a)).

[0015] Next, opening 5a is formed by forming the silicon nitride film 5 as an oxidation-resistant coat with a reduced pressure CVD method etc. on silicon oxide 4, applying a photoresist 6 on a silicon nitride film 5, and etching a silicon nitride film 5 by RIE (Reactive Ion Etching) by performing exposure and development by using as a mask the photoresist 6 by which patterning was carried out by carrying out patterning of the photoresist 6 to a predetermined configuration (<u>drawing 1</u> (b)).

[0016] Then, oxygen ion is introduced by the ion implantation from opening 5a formed in the silicon nitride film 5, the oxygen ion dope field 7 is formed in the interface of silicon oxide 2 and the semi-conductor layer 3 (<u>drawing 1</u> (c)), and plasma ashing etc. removes a photoresist 6 (<u>drawing 1</u> (d)).

[0017] Next, the LOCOS oxide film 8 is formed by performing LOCOS (Local Oxidation of Silicon) oxidation by using as a mask the silicon nitride film 5 with which opening 5a was formed.

[0018] In order to oxidize at an elevated temperature at this time, the oxygen ion dope field 7 changes and grows up to be silicon oxide 9, and in this operation gestalt, LOCOS oxidation is performed until the LOCOS oxide film 8 reaches silicon oxide 9 (drawing 1 (e)).

[0019] Finally, the component isolation region which consists of the LOCOS oxide film 8 and silicon oxide 9 is formed by removing a silicon nitride film 5 by etching (<u>drawing 1</u> (f)).

[0020] Therefore, in this operation gestalt, in order that the silicon of the interface of silicon oxide 4 and the semi-conductor layer 3 oxidizes in the case of LOCOS oxidation, oxidation may progress from the front face of the semi-conductor layer 3, the LOCOS oxide film 8 may be formed and the oxygen in the oxygen ion dope field 7 may go into the grid location of the silicon of the semi-conductor layer 3 at coincidence, the oxygen ion dope field 7 changes to silicon oxide 9. Moreover, since it is oxidizing at the elevated temperature, the oxygen to which a part of oxygen diffused the inside of silicon oxide 4 and the semi-conductor layer 3, it arrived at the oxygen ion dope field 7 oxidizes the silicon of the semi-conductor layer 3. Thus, the formation time amount of the isolation region between components can be shortened by the oxidation from the front face of the semi-conductor layer 3, and oxidation from the interior of the semi-conductor layer 3.

[0021] In addition, in this operation gestalt, although the oxygen ion dope field 7 was formed in the interface of silicon oxide 2 and the semi-conductor layer 3 By not being limited to this, for example, changing the impregnation energy of an ion implantation As shown in <u>drawing 2</u> (a), the oxygen ion dope field 7 may be formed in the front face of the semi-conductor layer 3, or as shown in <u>drawing 2</u> (b), the oxygen ion dope field 7 may be formed in the interior of the semi-conductor layer 3.

[0022] = Operation gestalt 2= <u>drawing 3</u> is the abbreviation sectional view showing the formation process of the oxygen ion dope field 7 to the semi-conductor layer 3 of the SOI substrate concerning other operation

gestalten of this invention. Since the process to <u>drawing 3</u> (a) concerning this operation gestalt is the same as the process to <u>drawing 1</u> (d) in the operation gestalt 1, it omits explanation here and explains the process from <u>drawing 3</u> (b). Opening 10a is formed in a photoresist 10 by forming a photoresist 10 and performing exposure and development to the field side in which the silicon nitride film 5 in a SOI substrate was formed. [0023] Next, by changing impregnation energy from opening 10a of a photoresist 10, and carrying out the ion implantation of the oxygen ion, the oxygen ion dope field 7 is formed in the interior of the semi-conductor layer 3 (<u>drawing 3</u> (b)), and plasma ashing etc. removes a photoresist 10 (<u>drawing 3</u> (c)).

[0024] And a component isolation region is formed in the semi-conductor layer 3 by performing the process of drawing 1 (e) and (f).

[0025] Therefore, in this operation gestalt, since the two-layer oxygen ion dope field 7 was formed, the formation time amount of a component isolation region can be further shortened rather than the operation gestalt 1.

[0026] In addition, although the two-layer oxygen ion dope field 7 was formed, it does not need to be limited to this and you may make it form the oxygen ion dope field 7 of three or more layers in this operation gestalt.

[0027] = Operation gestalt 3= drawing 4 is the abbreviation sectional view showing the formation process of the oxygen ion dope field 7 to the semi-conductor layer 3 of the SOI substrate concerning other operation gestalten of this invention. Since the process to drawing 4 (a) concerning this operation gestalt is the same as the process to drawing 3 (a) in the operation gestalt 2, it omits explanation here and explains the process from drawing 4 (b). In addition, the oxygen ion dope field 7 in this operation gestalt is formed in the interior of the semi-conductor layer 3 by adjusting the impregnation energy of an ion implantation. A photoresist 11 is applied to the field side in which the silicon nitride film 5 in a SOI substrate was formed, and opening 11a is formed by performing exposure and development.

[0028] Next, using as a mask the photoresist 11 in which opening 11a was formed, etching removes silicon oxide 4 (drawing 4 (b)), by using as a mask the photoresist 11 in which opening 11a was formed, by etching the semi-conductor layer 3, the V character slot 12 as a slot is formed (drawing 4 (c)), and plasma ashing etc. removes a photoresist 11 (drawing 4 (d)). In addition, as an example of the etchant of silicon oxide 4, there is an HF water solution and there is the approach of forming by etching using the etchant of alkali systems, such as a KOH water solution, as an example of the formation approach of the V character slot 12 to the semi-conductor layer 3.

[0029] And a component isolation region is formed in the semi-conductor layer 3 by performing the process of drawing 1 (e) and (f).

[0030] Therefore, in this operation gestalt, in order that the silicon of the interface of silicon oxide 4 and the semi-conductor layer 3 oxidizes in the case of LOCOS oxidation, oxidation may progress from the front-face of the semi-conductor layer 3, the LOCOS oxide film 8 may be formed and the oxygen in the oxygen ion dope field 7 may go into the grid location of the silicon of the semi-conductor layer 3 at coincidence, the oxygen ion dope field 7 changes to silicon oxide 9. Moreover, since it is oxidizing at the elevated temperature, the oxygen to which a part of oxygen diffused the inside of silicon oxide 4 and the semi-conductor layer 3, it arrived at the oxygen ion dope field 7, and arrived at the oxygen ion dope field 7 oxidizes the silicon of the semi-conductor layer 3. Thus, the formation time amount of the isolation region between components can be shortened by the oxidation from the front face of the semi-conductor layer 3, and oxidation from the interior of the semi-conductor layer 3.

[0031] = Operation gestalt 4= <u>drawing 5</u> is the abbreviation sectional view showing the formation process of the oxygen ion dope field 7 to the semi-conductor layer 3 of the SOI substrate concerning other operation gestalten of this invention. Since the process to <u>drawing 5</u> (c) concerning this operation gestalt is the same as the process to <u>drawing 4</u> (c) in the operation gestalt 3, it omits explanation here and explains the process from <u>drawing 5</u> (d). Plasma ashing etc. removes a photoresist 11, a photoresist 13 is formed in the field side in which the silicon nitride film 5 in a SOI substrate was formed, and opening 13a is formed by performing exposure and development.

[0032] Next, by changing impregnation energy and carrying out the ion implantation of the oxygen ion by using as a mask the photoresist 13 in which opening 13a was formed, the oxygen ion dope field 7 is formed in the interior of the semi-conductor layer 3 (<u>drawing 5</u> (d)), and plasma ashing etc. removes a photoresist 13 (drawing 5 (e)).

[0033] And a component isolation region is formed in the semi-conductor layer 3 by performing the process

of drawing 1 (e) and (f).

[0034] Therefore, in this operation gestalt, since the two-layer oxygen ion dope field 7 was formed, a component isolation region can be further formed rather than the operation gestalt 3 in a short time. [0035] = Operation gestalt 5= <u>drawing 6</u> is the abbreviation sectional view showing the formation process of the oxygen ion dope field 7 to the semi-conductor layer 3 of the SOI substrate concerning other operation gestalten of this invention. First, silicon oxide 4 is formed by performing pie ROJIE nick oxidation on the semi-conductor layer 3 in the SOI substrate which the semi-conductor layer 3 is formed through silicon oxide 2 on the base material silicon substrate 1, and changes (<u>drawing 6</u> (a)).

[0036] Next, a photoresist 14 is applied on silicon oxide 4, and silicon oxide 4 is removed by etching using HF water solution etc. by performing exposure and development by using as a mask the photoresist 14 in which opening 14a was formed in and opening 14a was formed (<u>drawing 6</u> (b)).

[0037] Then, by using as a mask the photoresist 14 in which opening 14a was formed, by etching the semiconductor layer 3 by RIE etc., the crevice 15 as a slot is formed and plasma ashing etc. removes a photoresist 14 (<u>drawing 6</u> (c)).

[0038] Next, opening 16a is formed by forming a silicon nitride film 16 in the field side in which the crevice 15 in a SOI substrate was formed by the reduced pressure CVD method etc., applying a photoresist 17 on a silicon nitride film 16, and etching a silicon nitride film 16 by RIE by performing exposure and development by using as a mask the photoresist 17 by which patterning was carried out by carrying out patterning of the photoresist 17 to a predetermined configuration.

[0039] Next, by introducing oxygen ion by the ion implantation from opening 16a formed in the silicon nitride film 16, the oxygen ion dope field 7 is formed (<u>drawing 6</u> (d)), and plasma ashing etc. removes a photoresist 17 (<u>drawing 6</u> (e)).

[0040] And a component isolation region is formed in the semi-conductor layer 3 by performing the process of <u>drawing 1</u> (e) and (f).

[0041] Therefore, in this operation gestalt, a component isolation region can be further formed rather than the operation gestalt 1 by forming a crevice 15 in a short time.
[0042]

[Effect of the Invention] The SOI substrate which consists of the semi-conductor layer by which invention according to claim 1 was formed through the insulating layer on the base material silicon substrate and the base material silicon substrate, That it seems that the lower part of the LOCOS oxide film formed by performing LOCOS oxidation and a LOCOS oxide film is touched, and an insulating layer is reached like It has the oxide film with which the oxygen ion dope field formed by carrying out the ion implantation of the oxygen ion into the semi-conductor layer was formed by changing with LOCOS oxidation. Since the component isolation region was formed with the LOCOS oxide film and the oxide film, the component isolation region could be formed in a short time, and the semiconductor device which can shorten the formation time amount of a component isolation region was able to be offered rather than it formed a component isolation region only with a LOCOS oxide film.

[0043] Invention according to claim 2 forms silicon oxide on the SOI substrate which consists of the semiconductor layer formed through the insulating layer on the base material silicon substrate and the base material silicon substrate. Since the oxygen ion dope field was formed into the semiconductor layer by forming the oxidation-resistant coat by which patterning was carried out to the predetermined configuration on silicon oxide, and carrying out the ion implantation of the oxygen ion by using an oxidation-resistant coat as a mask In the case of LOCOS oxidation, the silicon of the interface of silicon oxide and a semi-conductor layer oxidizes. Oxidation progresses from the front face of a semi-conductor layer, and a LOCOS oxide film is formed. To coincidence Since the oxygen in an oxygen ion dope field goes into the grid location of the silicon of a semi-conductor layer, an oxygen ion dope field changes to silicon oxide and it is oxidizing at the elevated temperature further, A part of oxygen diffuses the inside of silicon oxide and a semi-conductor layer, arrive at an oxygen ion dope field, and the oxygen which arrived at the oxygen ion dope field oxidizes the silicon of a semi-conductor layer. Oxidation was able to progress from the front face and the interior of a semi-conductor layer, and the manufacture approach of the semiconductor device which can shorten the formation time amount of a component isolation region was able to be offered.

[0044] In the manufacture approach of a semiconductor device according to claim 2, since invention according to claim 3 formed in the semi-conductor layer the slot which arrives at said oxygen ion dope field by performing etching of silicon oxide and a semi-conductor layer by using as a mask the photoresist by

which patterning was carried out to the predetermined configuration, it can shorten the formation time amount of a component isolation region further.

[0045] In the manufacture approach of a semiconductor device according to claim 1 or 2, since invention according to claim 4 formed two or more oxygen ion dope fields into the semi-conductor layer by changing the impregnation energy of an ion implantation, it can shorten the formation time amount of a component isolation region further.

[0046] Invention according to claim 5 forms silicon oxide on the SOI substrate which consists of the semiconductor layer formed through the insulating layer on the base material silicon substrate and the base material silicon substrate. By etching silicon oxide and a semi-conductor layer by using as a mask the photoresist by which patterning was carried out to the predetermined configuration Since the oxygen ion dope field was formed into the semi-conductor layer by forming the slot which does not reach an insulating layer and carrying out the ion implantation of the oxygen ion by using a photoresist as a mask In the case of LOCOS oxidation, the silicon of the interface of silicon oxide and a semi-conductor layer oxidizes. Oxidation progresses from the front face of a semi-conductor layer, and a LOCOS oxide film is formed. To coincidence Since the oxygen in an oxygen ion dope field goes into the grid location of the silicon of a semi-conductor layer, an oxygen ion dope field changes to silicon oxide and it is oxidizing at the elevated temperature further, A part of oxygen diffuses the inside of silicon oxide and a semi-conductor layer, arrive at an oxygen ion dope field, and the oxygen which arrived at the oxygen ion dope field oxidizes the silicon of a semi-conductor layer. Oxidation was able to progress from the front face and the interior of a semi-conductor layer, and the manufacture approach of the semiconductor device which can shorten the formation time amount of a component isolation region was able to be offered.

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is the abbreviation sectional view showing the production process of the semiconductor device concerning 1 operation gestalt of this invention.

[Drawing 2] It is the abbreviation sectional view showing a part of production process of the semiconductor device concerning other operation gestalten of this invention, and (a) is the abbreviation sectional view showing the condition of having formed the oxygen ion dope field in the front face of a semi-conductor layer, and (b) is the abbreviation sectional view showing the condition of having formed the oxygen ion dope field in the interior of a semi-conductor layer.

[Drawing 3] It is the abbreviation sectional view showing the formation process of the oxygen ion dope field to the semi-conductor layer of the SOI substrate concerning other operation gestalten of this invention.

[Drawing 4] It is the abbreviation sectional view showing the formation process of the oxygen ion dope field to the semi-conductor layer of the SOI substrate concerning other operation gestalten of this invention.

[Drawing 5] It is the abbreviation sectional view showing the formation process of the oxygen ion dope field to the semi-conductor layer of the SOI substrate concerning other operation gestalten of this invention.

[Drawing 6] It is the abbreviation sectional view showing the formation process of the oxygen ion dope field to the semi-conductor layer of the SOI substrate concerning other operation gestalten of this invention.

[Drawing 7] It is the abbreviation sectional view showing the formation process of the isolation region between components of the SOI substrate concerning the conventional example.

[Description of Notations]


- 1 Base Material Silicon Substrate
- 2 Silicon Oxide
- 3 Semi-conductor Layer
- 4 Silicon Oxide
- 5 Silicon Nitride Film
- 5a Opening
- 6 Photoresist
- 7 Oxygen Ion Dope Field
- 8 LOCOS Oxide Film
- 9 Silicon Oxide
- 10 Photoresist
- 10a Opening
- 11 Photoresist
- 11a Opening
- 12 V Character Slot
- 13 Photoresist
- 13a Opening
- 14 Photoresist
- 14a Opening
- 15 Crevice
- 16 Silicon Nitride Film
- 16a Opening
- 17 Photoresist

Japan Patent Office is not responsible for any damages caused by the use of this translation.


- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.


DRAWINGS

[Drawing 1]




[Drawing 2]







[Drawing 3]




[Drawing 4]




[Drawing 5]





14 フォトレジスト 14a 関ロ部 15 凹部 16 壁化シリコン段 16 関ロ部 17 フォトレジスト

[Drawing 7]



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平10-135323

(43)公開日 平成10年(1998) 5月22日


(51) Int.Cl. ⁶	識別記号	FI
H01L 21/7	62	H01L 21/76 D
21/2	65	27/12 F
21/3		E
27/1	2	21/265 J
		21/94 A
		審査請求 未請求 請求項の数5 〇L (全 8 頁
(21)出願番号	特願平8-289691	(71)出顧人 000005832
		松下電工株式会社
(22) 出願日	平成8年(1996)10月31日	大阪府門真市大字門真1048番地
		(72)発明者 吉田 岳司
		大阪府門真市大字門真1048番地松下電工机
		式会社内
		(72)発明者 鈴村 正彦
		大阪府門真市大字門真1048番地松下電工机
		式会社内
		(72)発明者 鈴木 裕二
		大阪府門真市大字門真1048番地松下電工机
	•	式会社内
		(74)代理人· 弁理士 佐藤 成示 (外1名)
		最終頁に続く

(54) 【発明の名称】 半導体装置及びその製造方法

(57) 【要約】

--【課題】 素子分離領域の形成時間を短縮することので きる半導体装置及びその製造方法を提供する。

【解決手段】 SO | 基板の半導体層 3 上にシリコン酸 化膜4を形成し、シリコン酸化膜4上に窒化シリコン膜 5を形成し、所定形状にパターニングされたフォトレジ スト6をマスクとしてエッチングを行うことにより、窒 化シリコン膜 5 に開口部 5 a を形成する。次に、開口部 5 a からイオン注入により酸素イオンを導入して、シリ コン酸化膜2と半導体層3との界面に酸素イオンドープ 領域7を形成し、フォトレジスト6を除去する。そし て、開口部5aが形成された窒化シリコン膜5をマスク として、LOCOS酸化を行うことにより、LOCOS 酸化膜8と、酸素イオンドープ領域7が変化して成るシ リコン酸化膜9とを形成する。このLOCOS酸化膜8 及びシリコン酸化膜 9 により、素子分離領域を構成す る。



【特許請求の範囲】

【請求項1】 支持体シリコン基板と該支持体シリコン 基板上に絶縁層を介して形成された半導体層とから成る SOI基板と、LOCOS酸化を行うことにより形成されたLOCOS酸化膜と、前記LOCOS酸化膜の下部に接し、かつ、前記絶縁層に到達するようにように、前記半導体層中に酸素イオンをイオン注入することにより形成された酸素イオンドープ領域がLOCOS酸化により変化して形成された酸化膜とを有し、前記LOCOS酸化膜と前記酸化膜とにより素子分離領域を形成するよ 10うにしたことを特徴とする半導体装置。

【請求項2】 支持体シリコン基板と該支持体シリコン基板上に絶縁層を介して形成された半導体層とから成るSOI基板上にシリコン酸化膜を形成し、該シリコン酸化膜上に所定形状にパターニングされた耐酸化性被膜を形成し、該耐酸化性被膜をマスクとして酸素イオンをイオン注入することにより、前記半導体層中に酸素イオンドープ領域を形成するようにしたことを特徴とする半導体装置の製造方法。

【請求項3】 所定形状にパターニングされたフォトレ 20 ジストをマスクとして、前記シリコン酸化膜及び前記半 導体層のエッチングを行うことにより、前記半導体層に前記酸素イオンドープ領域に到達する溝部を形成したことを特徴とする請求項2記載の半導体装置の製造方法。

【請求項4】 前記イオン注入の注入エネルギーを変えることにより、前記半導体層中に複数の酸素イオンドープ領域を形成するようにしたことを特徴とする請求項2または請求項3記載の半導体装置の製造方法。

【請求項5】 支持体シリコン基板と該支持体シリコン基板上に絶縁層を介して形成された半導体層とから成る 30 SOI基板上にシリコン酸化膜を形成し、所定形状にパターニングされたフォトレジストをマスクとして前記シリコン酸化膜及び前記半導体層をエッチングすることにより、前記絶縁層に到達しない溝部を形成し、前記フォトレジストをマスクとして酸素イオンをイオン注入することにより、前記半導体層中に酸素イオンドープ領域を形成するようにしたことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置及びその製造方法に関するものである。

[0002]

【従来の技術】図7は、従来例に係るSOI基板の素子間分離領域の形成工程を示す略断面図である。先ず、支持体シリコン基板1上に絶縁層としてのシリコン酸化膜2を介して単結晶シリコンから成る半導体層3が形成されて成るSOI(Silicon onInsulator) 基板における半導体層3上に、パイロジェニック(Pyrogenic)酸化を行うことによりシリコン酸化膜4を形成する(図7

(a)).

【0003】次に、シリコン酸化膜4上に、減圧CVD法等により耐酸化性被膜としての窒化シリコン膜5を形成し、窒化シリコン膜5上にフォトレジスト6を塗布し、露光、現像を行うことによりフォトレジスト6を所定形状にパターニングし、パターニングされたフォトレジスト6をマスクとして窒化シリコン膜5をRIE(Reactive Ion Etching)によりエッチングすることにより、開口部5aを形成する(図7(b))。

【0004】続いて、プラズマアッシング等によりフォトレジスト6を除去し(図7(c))、開口部5aが形成された窒化シリコン膜5をマスクとしてLOCOS (Local Oxidation of Silicon)酸化を行うことにより、シリコン酸化膜2に到達するLOCOS酸化膜8を形成する(図7(d))。

【0005】最後に、エッチングにより窒化シリコン膜5を除去することによりLOCOS酸化膜8から成る素子分離領域を形成し、半導体装置を製造する。

[0006]

【発明が解決しようとする課題】ところが、上述の場合、半導体層3の表面からシリコン酸化膜2に達するまでLOCOS酸化を行わなければならず、素子分離領域の形成に非常に時間がかかるという問題があった。

【0007】本発明は、上記の点に鑑みて成されたものであり、その目的とするところは、素子分離領域の形成時間を短縮することのできる半導体装置及びその製造方法を提供することにある。

[0008]

40

【課題を解決するための手段】請求項1記載の発明は、支持体シリコン基板と該支持体シリコン基板上に絶縁層を介して形成された半導体層とから成るSOI基板と、LOCOS酸化を行うことにより形成されたLOCOS酸化膜と、前記LOCOS酸化膜の下部に接し、かつ、前記絶縁層に到達するようにように、前記半導体層中に酸素イオンをイオン注入することにより形成された酸素イオンドープ領域がLOCOS酸化により変化して形成された酸化膜とを有し、前記LOCOS酸化膜と前記酸化膜とにより素子分離領域を形成するようにしたことを特徴とするものである。

【0009】請求項2記載の発明は、支持体シリコン基板と該支持体シリコン基板上に絶縁層を介して形成された半導体層とから成るSOI基板上にシリコン酸化膜を形成し、該シリコン酸化膜上に所定形状にパターニングされた耐酸化性被膜を形成し、該耐酸化性被膜をマスクとして酸素イオンをイオン注入することにより、前記半導体層中に酸素イオンドープ領域を形成するようにしたものである。

【0010】請求項3記載の発明は、請求項2記載の半 導体装置の製造方法において、所定形状にパターニング 50 されたフォトレジストをマスクとして、前記シリコン酸 化膜及び前記半導体層のエッチングを行うことにより、 前記半導体層に前記酸素イオンドープ領域に到達する溝 部を形成したことを特徴とするものである。

【0011】請求項4記載の発明は、請求項2または請求項3記載の半導体装置の製造方法において、前記イオン注入の注入エネルギーを変えることにより、前記半導体層中に複数の酸素イオンドープ領域を形成するようにしたことを特徴とするものである。

【0012】請求項5記載の発明は、支持体シリコン基板と該支持体シリコン基板上に絶縁層を介して形成され 10 た半導体層とから成るSOI基板上にシリコン酸化膜を形成し、所定形状にパターニングされたフォトレジストをマスクとして前記シリコン酸化膜及び前記半導体層をエッチングすることにより、前記絶縁層に到達しない溝部を形成し、前記フォトレジストをマスクとして酸素イオンをイオン注入することにより、前記半導体層中に酸素イオンドープ領域を形成するようにしたことを特徴とするものである。

[0013]

【発明の実施の形態】以下、本発明の実施形態について 20 図面に基づき説明する。

【0014】=実施形態1=

図1は、本発明の一実施形態に係るSOI基板の素子間分離領域の形成工程を示す略断面図である。先ず、支持体シリコン基板1上に絶縁層としてのシリコン酸化膜2を介して単結晶シリコンから成る半導体層3が形成されて成るSOI(Silicon on Insulator)基板における半導体層3上に、パイロジェニック(Pyrogenic)酸化を行うことによりシリコン酸化膜4を形成する(図1(a))。

【0015】次に、シリコン酸化膜4上に、減圧CVD法等により耐酸化性被膜としての窒化シリコン膜5を形成し、窒化シリコン膜5上にフォトレジスト6を塗布し、露光、現像を行うことによりフォトレジスト6を所定形状にパターニングし、パターニングされたフォトレジスト6をマスクとして窒化シリコン膜5をRIE(Reactive Ion Etching)によりエッチングすることにより、開口部5aを形成する(図1(b))。

【0016】続いて、窒化シリコン膜5に形成された開口部5aからイオン注入により酸素イオンを導入して、シリコン酸化膜2と半導体層3との界面に酸素イオンドープ領域7を形成し(図1(c))、プラズマアッシング等によりフォトレジスト6を除去する(図1(d))。

【0017】次に、開口部5aが形成された窒化シリコン膜5をマスクとして、LOCOS (Local Oxidation of Silicon) 酸化を行うことにより、LOCOS酸化膜8を形成する。

【0018】このとき、高温で酸化を行うため、酸素イオンドープ領域7がシリコン酸化膜9に変化して成長

し、本実施形態においては、LOCOS酸化膜8がシリコン酸化膜9に到達するまでLOCOS酸化を行う(図1 (e))。

【0019】最後に、窒化シリコン膜5をエッチングにより除去することにより、LOCOS酸化膜8とシリコン酸化膜9とから成る素子分離領域を形成する(図1(f))。

【0020】従って、本実施形態においては、LOCO S酸化の際に、シリコン酸化膜4と半導体層3との界面のシリコンが酸化され、半導体層3の表面から酸化が進んでLOCOS酸化膜8が形成され、同時に、酸素イオンドープ領域7中の酸素が半導体層3のシリコンの格子位置に入るため、酸素イオンドープ領域7がシリコン酸化膜9に変化する。また、高温で酸化をしているため、酸素の一部がシリコン酸化膜4及び半導体層3中を拡散して酸素イオンドープ領域7に達し、酸素イオンドープ領域7に達し、酸素イオンドープ領域7に対達した酸素は、半導体層3のシリコンを酸化する。このように、半導体層3の表面からの酸化と、半導体層3の内部からの酸化により素子間分離領域の形成時間を短縮することができる。

【0021】なお、本実施形態においては、酸素イオンドープ領域7を、シリコン酸化膜2と半導体層3との界面に形成するようにしたが、これに限定される必要はなく、例えば、イオン注入の注入エネルギーを変えることにより、図2(a)に示すように、酸素イオンドープ領域7を半導体層3の表面に形成したり、図2(b)に示すように、酸素イオンドープ領域7を半導体層3の内部に形成しても良い。

【0022】=実施形態2=

30 図3は、本発明の他の実施形態に係るSOI基板の半導体層3への酸素イオンドープ領域7の形成工程を示す略断面図である。本実施形態に係る図3(a)までの工程は、実施形態1における図1(d)までの工程と同様であるので、ここでは説明を省略し、図3(b)からの工程について説明する。SOI基板における窒化シリコン膜5が形成された面側に、フォトレジスト10を形成し、露光、現像を行うことにより、フォトレジスト10に開口部10aを形成する。

【0023】次に、フォトレジスト10の開口部10aから注入エネルギーを変えて酸素イオンをイオン注入することにより、半導体層3の内部に酸素イオンドープ領域7を形成し(図3(b))、プラズマアッシング等によりフォトレジスト10を除去する(図3(c))。【0024】そして、図1(e),(f)の工程を行うことにより、半導体層3に素子分離領域を形成する。【0025】従って、本実施形態においては、2層の酸素イオンドープ領域7を形成したので、事施形態1上以

【0025】従って、本実施形態においては、2層の酸 素イオンドープ領域7を形成したので、実施形態1より もさらに素子分離領域の形成時間を短縮することができ る。

【0026】なお、本実施形態においては、2層の酸素

50

イオンドープ領域7を形成するようにしたが、これに限 定される必要はなく、3層以上の酸素イオンドープ領域 7を形成するようにしても良い。

【0027】=実施形態3=

図4は、本発明の他の実施形態に係るSOI基板の半導体層3への酸素イオンドープ領域7の形成工程を示す略断面図である。本実施形態に係る図4(a)までの工程は、実施形態2における図3(a)までの工程と同様であるので、ここでは説明を省略し、図4(b)からの工程について説明する。なお、本実施形態における酸素イ10オンドープ領域7は、イオン注入の注入エネルギーを調整することにより半導体層3の内部に形成されている。SOI基板における窒化シリコン膜5が形成された面側にフォトレジスト11を塗布し、露光、現像を行うことにより開口部11aを形成する。

【0028】次に、開口部11aが形成されたフォトレジスト11をマスクとして、シリコン酸化膜4をエッチングにより除去し(図4(b))、開口部11aが形成されたフォトレジスト11をマスクとして、半導体層3のエッチングを行うことにより溝部としてのV字溝12を形成し(図4(c))、プラズマアッシング等によりフォトレジスト11を除去する(図4(d))。なお、シリコン酸化膜4のエッチャントの一例としては、HF水溶液があり、半導体層3へのV字溝12の形成方法の一例としては、KOH水溶液等のアルカリ系のエッチャントを用いてエッチングを行うことにより形成する方法がある。

【0029】そして、図1(e), (f)の工程を行うことにより、半導体層3に素子分離領域を形成する。

【0030】従って、本実施形態においては、LOCO 30 S酸化の際に、シリコン酸化膜4と半導体層3との界面のシリコンが酸化され、半導体層3の表面から酸化が進んでLOCOS酸化膜8が形成され、同時に、酸素イオンドープ領域7中の酸素が半導体層3のシリコンの格子位置に入るため、酸素イオンドープ領域7がシリコン酸化膜9に変化する。また、高温で酸化をしているため、酸素の一部がシリコン酸化膜4及び半導体層3中を拡散して酸素イオンドープ領域7に達し、酸素イオンドープ領域7に達し、酸素イオンドープ領域7に対達した酸素は、半導体層3のシリコンを酸化する。このように、半導体層3の表面からの酸化と、半40 導体層3の内部からの酸化により素子間分離領域の形成時間を短縮することができる。

【0031】=実施形態4=

図5は、本発明の他の実施形態に係るSOI基板の半導体層3への酸素イオンドープ領域7の形成工程を示す略断面図である。本実施形態に係る図5 (c)までの工程は、実施形態3における図4 (c)までの工程と同様であるので、ここでは説明を省略し、図5 (d)からの工程について説明する。プラズマアッシング等によりフォトレジスト11を除去し、SOI基板における窒化シリ 50

コン膜5が形成された面側にフォトレジスト13を形成し、露光、現像を行うことにより開口部13aを形成する。

【0032】次に、開口部13aが形成されたフォトレジスト13をマスクとして、注入エネルギーを変えて酸素イオンをイオン注入することにより、半導体層3の内部に酸素イオンドープ領域7を形成し(図5(d))、プラズマアッシング等によりフォトレジスト13を除去する(図5(e))。

【0033】そして、図1(e),(f)の工程を行うことにより、半導体層3に素子分離領域を形成する。

【0034】従って、本実施形態においては、2層の酸素イオンドープ領域7を形成するようにしたので、実施形態3よりもさらに短時間で素子分離領域を形成することができる。

【0035】=実施形態5=

図6は、本発明の他の実施形態に係るSOI基板の半導体層3への酸素イオンドープ領域7の形成工程を示す略断面図である。先ず、支持体シリコン基板1上にシリコン酸化膜2を介して半導体層3が形成されて成るSOI基板における半導体層3上に、パイロジェニック酸化を行うことによりシリコン酸化膜4を形成する(図6(a))。

【0036】次に、シリコン酸化膜4上に、フォトレジスト14を塗布し、露光、現像を行うことにより開口部14aを形成し、開口部14aが形成されたフォトレジスト14をマスクとして、HF水溶液等を用いてエッチングを行うことによりシリコン酸化膜4を除去する(図6(b))。

【0037】続いて、開口部14aが形成されたフォトレジスト14をマスクとして、RIE等により半導体層3のエッチングを行うことにより溝部としての凹部15を形成し、プラズマアッシング等によりフォトレジスト14を除去する(図6(c))。

【0038】次に、減圧CVD法等により、SOI基板における凹部15が形成された面側に窒化シリコン膜16を形成し、窒化シリコン膜16上にフォトレジスト17を塗布し、露光、現像を行うことによりフォトレジスト17を所定形状にパターニングし、パターニングされたフォトレジスト17をマスクとして窒化シリコン膜16をRIEによりエッチングすることにより、開口部16aを形成する。

【0039】次に、窒化シリコン膜16に形成された開口部16aからイオン注入により酸素イオンを導入することにより酸素イオンドープ領域7を形成し(図6(d))、プラズマアッシング等によりフォトレジスト17を除去する(図6(e))。

【0040】そして、図1 (e), (f)の工程を行うことにより、半導体層3に素子分離領域を形成する。

0 【0041】従って、本実施形態においては、凹部15

を形成することにより、実施形態1よりもさらに短時間で素子分離領域を形成することができる。

[0042]

【発明の効果】請求項1記載の発明は、支持体シリコン基板と支持体シリコン基板上に絶縁層を介して形成された半導体層とから成るSOI基板と、LOCOS酸化を行うことにより形成されたLOCOS酸化膜と、LOCOS酸化膜の下部に接し、かつ、絶縁層に到達するようにように、半導体層中に酸素イオンをイオン注入することにより形成された酸素イオンドープ領域がLOCOS 10酸化により変化して形成された酸化膜とを有し、LOCOS酸化膜と酸化膜とにより素子分離領域を形成するようにしたので、LOCOS酸化膜だけで素子分離領域を形成するよりも短時間で素子分離領域を形成することができ、素子分離領域の形成時間を短縮することのできる半導体装置を提供することができた。

【0043】請求項2記載の発明は、支持体シリコン基 板と支持体シリコン基板上に絶縁層を介して形成された 半導体層とから成るSOI基板上にシリコン酸化膜を形 成し、シリコン酸化膜上に所定形状にパターニングされ 20 た耐酸化性被膜を形成し、耐酸化性被膜をマスクとして 酸素イオンをイオン注入することにより、半導体層中に 酸素イオンドープ領域を形成するようにしたので、LO COS酸化の際に、シリコン酸化膜と半導体層との界面 のシリコンが酸化され、半導体層の表面から酸化が進ん でLOCOS酸化膜が形成され、同時に、酸素イオンド ープ領域中の酸素が半導体層のシリコンの格子位置に入 って、酸素イオンドープ領域がシリコン酸化膜に変化 し、更に、高温で酸化をしているため、酸素の一部がシ リコン酸化膜及び半導体層中を拡散して酸素イオンドー 30 プ領域に違し、酸素イオンドープ領域に到達した酸素 が、半導体層のシリコンを酸化して、半導体層の表面及 び内部から酸化が進み、素子分離領域の形成時間を短縮 することのできる半導体装置の製造方法を提供すること ができた。

【0044】請求項3記載の発明は、請求項2記載の半導体装置の製造方法において、所定形状にパターニングされたフォトレジストをマスクとして、シリコン酸化膜及び半導体層のエッチングを行うことにより、半導体層に前記酸素イオンドープ領域に到達する溝部を形成した 40ので、さらに素子分離領域の形成時間を短縮することができる。

【0045】請求項4記載の発明は、請求項1または請求項2記載の半導体装置の製造方法において、イオン注入の注入エネルギーを変えることにより、半導体層中に複数の酸累イオンドープ領域を形成するようにしたので、さらに素子分離領域の形成時間を短縮することができる。

【0046】請求項5記載の発明は、支持体シリコン基板と支持体シリコン基板上に絶縁層を介して形成された 50

半導体層とから成るSOI基板上にシリコン酸化膜を形 成し、所定形状にパターニングされたフォトレジストを マスクとしてシリコン酸化膜及び半導体層をエッチング することにより、絶縁層に到達しない溝部を形成し、フ ォトレジストをマスクとして酸素イオンをイオン注入す ることにより、半導体層中に酸素イオンドープ領域を形 成するようにしたので、LOCOS酸化の際に、シリコ ン酸化膜と半導体層との界面のシリコンが酸化され、半 導体層の表面から酸化が進んでLOCOS酸化膜が形成 され、同時に、酸素イオンドープ領域中の酸素が半導体 層のシリコンの格子位置に入って、酸素イオンドープ領 域がシリコン酸化膜に変化し、更に、高温で酸化をして いるため、酸素の一部がシリコン酸化膜及び半導体層中 を拡散して酸素イオンドープ領域に達し、酸素イオンド ープ領域に到達した酸素が、半導体層のシリコンを酸化 して、半導体層の表面及び内部から酸化が進み、素子分 離領域の形成時間を短縮することのできる半導体装置の 製造方法を提供することができた。

【図面の簡単な説明】

【図1】本発明の一実施形態に係る半導体装置の製造工程を示す略断面図である。

【図2】本発明の他の実施形態に係る半導体装置の製造 工程の一部を示す略断面図であり、(a)は酸素イオン ドープ領域を半導体層の表面に形成した状態を示す略断 面図であり、(b)は酸素イオンドープ領域を半導体層 の内部に形成した状態を示す略断面図である。

【図3】本発明の他の実施形態に係るSOI基板の半導体層への酸素イオンドープ領域の形成工程を示す略断面図である。

) 【図4】本発明の他の実施形態に係るSOI基板の半導体層への酸素イオンドープ領域の形成工程を示す略断面図である。

【図5】本発明の他の実施形態に係るSOI基板の半導体層への酸素イオンドープ領域の形成工程を示す略断面図である。

【図6】本発明の他の実施形態に係るSOI基板の半導体層への酸素イオンドープ領域の形成工程を示す略断面図である。

【図7】従来例に係るSOI基板の素子間分離領域の形成工程を示す略断面図である。


【符号の説明】


- 1 支持体シリコン基板
- 2 シリコン酸化膜
- 3 半導体層
- 4 シリコン酸化膜
- 5 窒化シリコン膜
- 5 a 開口部
- 6 フォトレジスト
- 7 酸素イオンドープ領域
- 8 LOCOS酸化膜


9シリコン酸化膜1 3 a 開口部1 0 フォトレジスト1 4 フォトレジスト1 0 a 開口部1 4 a 開口部1 1 a 開口部1 5 凹部1 2 V字溝1 6 a 開口部1 3 フォトレジスト1 7 フォトレジスト

【図1】

【図2】







フロントページの続き

(72) 発明者 早崎 嘉城

大阪府門真市大字門真1048番地松下電工株

式会社内

(72) 発明者 白井 良史

大阪府門真市大字門真1048番地松下電工株

式会社内

(72) 発明者 岸田 貴司

大阪府門真市大字門真1048番地松下電工株

式会社内

(72) 発明者 髙野 仁路

大阪府門真市大字門真1048番地松下電工株

式会社内